엔비디아 유리기판 이야기가 이번 달 내내 돌았습니다. 결론부터 적으면 고객사 인증을 끝까지 통과한 공급사는 아직 한 곳도 없습니다. 검토는 업계 전반에서 진행 중입니다. 다만 공개된 일정표는 모두 2028년 이후를 양산 시점으로 잡고 있습니다.
이 주제가 급해진 계기는 공급 계약이 아닙니다. 이미 축소된 제품 하나입니다. 엔비디아는 2026년 6월 30일 루빈 울트라의 4다이 설계를 접었습니다.
대신 나온 설계는 다이 2개에 HBM4E 8단입니다. 원래는 다이 4개에 16단이었습니다. 패키지 하나가 담는 메모리는 약 1테라바이트에서 384기가바이트로 내려갑니다.
줄인 쪽은 연산 칩이 아니라 그 아래에 깔리는 기판이었습니다. 아래에서는 무엇이 막혔는지, 유리가 무엇을 해결하는지, 공급사별로 어디까지 왔는지를 차례로 정리합니다.
엔비디아 유리기판, 루빈 울트라가 절반으로 줄어든 경위
엔비디아는 2026년 3월 GTC에서 루빈 울트라를 다이 4개짜리 제품으로 발표했습니다. 석 달 뒤 그 설계는 폐기됐습니다. 6월 30일 보도는 취소 사유로 수요 부진이 아니라 제조상의 한계를 꼽았습니다.
원래 설계에는 인터포저가 필요했습니다. 인터포저는 연산 칩과 기판 사이에 넣어 배선을 이어 주는 얇은 판입니다. 이 판의 면적이 레티클 한도의 약 7.5~8배였습니다.
레티클은 노광 장비가 한 번에 찍을 수 있는 최대 면적을 뜻합니다. 한 번 찍는 면적은 약 858제곱밀리미터입니다. 그 면적을 여덟 번 가까이 이어 붙이면서 배선을 전부 살려 내기가 어려웠습니다.
TSMC의 CoWoS-L 방식은 인터포저 아래에 유기 소재 기판을 씁니다. 실리콘과 유기 소재는 온도가 오르내릴 때 늘어나는 정도가 다릅니다. 이 차이를 열팽창계수 불일치라고 부릅니다.
레티클에 가까운 크기의 다이를 4개나 올리면 그 차이가 기판을 휘게 만듭니다. 휨이 일정 수준을 넘으면 접점이 떨어집니다. 시험 단계에서 이 현상이 반복됐습니다.
그래서 다이 수와 함께 메모리 단수도 내려갔습니다. HBM4E 16단이 8단이 됐습니다. 엔비디아는 블레이드 하나에 2다이 GPU를 2개씩 넣는 구성으로 랙 전체 성능을 일부 되찾겠다고 밝혔습니다.
메모리 단수가 왜 중요한지는 부품 규격을 보면 드러납니다. 마이크론은 2026년 3월 16일 베라 루빈용 HBM4 양산을 발표했습니다. 12단에 용량 36기가바이트, 대역폭은 초당 2.8테라바이트를 넘습니다.
핀 하나당 속도는 초당 11기가비트가 넘습니다. 이런 묶음을 8개 붙이느냐 16개 붙이느냐가 패키지 성능을 그대로 가릅니다. 그리고 그 개수를 정하는 것은 메모리 회사가 아니라 기판입니다.
수정된 제품의 출시 목표는 여전히 2027년입니다. 이 사례가 중요한 이유는 따로 있습니다. 엔비디아 주력 제품이 트랜지스터가 아니라 기판 때문에 공개적으로 축소된 첫 사례입니다.
엔비디아 유리기판 논의가 올해 갑자기 빨라진 배경도 여기에 있습니다. 성능을 더 올리려면 기판을 바꾸는 것 말고는 방법이 남지 않았습니다.
출처: Tech Times
유기 기판이 버티지 못하는 두 가지 지점
유기 소재를 심으로 쓰는 기판에는 AI 패키지에서 문제가 되는 한계가 둘 있습니다. 하나는 휨이고 다른 하나는 배선 밀도입니다.
휨은 패키지 면적에 비례해 커집니다. 패널 단위 패키징을 다룬 업계 자료는 패널이 커질수록 기판 휨이 양산의 가장 큰 걸림돌이 된다고 지적합니다.
배선 밀도 쪽은 수치가 분명합니다. 유기 심 기판은 재배선층의 선폭을 2마이크로미터 아래로 안정적으로 낮추지 못합니다. 재배선층은 칩에서 나온 신호를 기판 쪽으로 펴 주는 배선 층입니다.
이 한계는 연산 칩과 옆에 붙은 메모리 사이에 몇 개의 배선을 넣을 수 있는지를 그대로 제한합니다. 메모리를 더 붙이고 싶어도 신호를 뺄 길이 없습니다.
세대가 바뀔 때마다 레티클 면적이 커지면서 두 문제가 함께 심해집니다. 엔비디아 루빈 GPU는 레티클의 5.5배에 이릅니다. 그러면 12인치 웨이퍼 한 장에서 나오는 제품이 7개뿐입니다.
구성에 따라서는 4개까지 내려갑니다. 웨이퍼 한 장에 7개는 값비싼 공정을 쓰는 방식으로는 효율이 낮습니다.
TSMC가 원형 웨이퍼 대신 사각 패널을 쓰는 CoPoS 방식으로 옮기는 이유가 이 계산에 있습니다. 유리 이야기가 같은 시점에 올라온 것도 우연이 아닙니다.
원형 웨이퍼는 가장자리에 사각형 패키지를 배치할 수 없는 공간이 남습니다. 사각 패널은 그 공간이 거의 없습니다. 패키지가 커질수록 이 차이가 벌어집니다.
다만 패널로 바꾸면 휨 문제는 오히려 커집니다. 면적이 넓어질수록 같은 온도 변화에서 더 많이 휘기 때문입니다. 패널 전환과 유리 도입이 한 묶음으로 논의되는 이유가 이것입니다.
같은 압력은 올해 메모리 가격에서도 나타났습니다. 생산 능력이 HBM 쪽으로 옮겨 가면서 일반 D램 공급이 모자랐습니다. 그 과정은 D램 가격 급등을 다룬 글에 정리해 두었습니다.
출처: TrendForce, Semiconductor Engineering
엔비디아 유리기판, 유리가 대신 해결하는 세 가지
유리가 먼저 답하는 것은 휨입니다. 유리는 열팽창계수를 섭씨 1도당 3~10ppm 사이에서 조절할 수 있습니다. 낮은 쪽으로 맞추면 실리콘과 같아지고, 높은 쪽으로 맞추면 인쇄회로기판과 같아집니다.
실리콘 인터포저와 비교한 수치도 나와 있습니다. 유리는 휨이 50% 적고 위치 정확도가 35% 좋습니다. 위치 정확도는 수천 개의 마이크로범프가 제자리에 닿는지를 결정합니다.
둘째는 배선입니다. 유리 위에서는 선폭과 간격을 2마이크로미터 아래로 만든 재배선층이 구현됩니다. 유기 심 기판이 넘지 못하던 바로 그 기준선입니다.
셋째는 고주파 손실입니다. 유리의 유전율은 2.8이고 실리콘은 12입니다. 100기가헤르츠를 넘는 구간에서 전송 손실이 자릿수 단위로 낮아집니다.
규격도 웨이퍼가 아니라 패널로 커집니다. 장비업체 슈미트는 2026년 5월 310×310밀리미터, 510×515밀리미터, 600×600밀리미터 세 가지가 표준으로 자리를 잡고 있다고 밝혔습니다.
두께 100마이크로미터 미만의 초박형 유리는 700×700밀리미터 크기까지 다뤄진 사례가 있습니다. 면적이 늘면 한 번에 만드는 패키지 수가 늘어납니다.
연구 단계의 실측도 나와 있습니다. 조지아공대는 50×50밀리미터 적층 유리에서 정렬 오차 3마이크로미터, 220기가헤르츠 대역에서 손실 0.3데시벨을 기록했다고 2025년 학회에서 밝혔습니다.
이 성질을 합치면 패키지 하나에 메모리를 8단이 아니라 16단으로 붙일 수 있게 됩니다. 엔비디아 유리기판 검토가 시작된 이유가 여기에 있습니다.
반대로 유리가 해결하지 못하는 것도 분명합니다. 가격과 수율입니다. 위에 적은 성질은 시료에서 측정된 값입니다. 같은 값이 월 수만 장 규모에서 유지되는지는 아직 확인되지 않았습니다.
출처: Semiconductor Engineering, TrendForce
TGV 금속화가 남은 과제인 이유
유리 심은 구멍이 없으면 쓸 수 없습니다. 이 구멍을 유리 관통 비아, 줄여서 TGV라고 부릅니다. 위아래 면 사이로 신호와 전력을 보내는 통로입니다.
좁은 간격으로 수천 개를 같은 품질로 반복해 만드는 일이 양산을 막고 있습니다. 한두 개를 잘 만드는 것과 수천 개를 균일하게 만드는 것은 다른 문제입니다.
구멍을 뚫는 쪽은 진전이 있었습니다. 지름 6마이크로미터에 깊이 대 지름 비 15 이상인 구멍이 만들어졌습니다. 레이저 유도 심부 식각 방식은 지름 3마이크로미터, 간격 5마이크로미터까지 갔습니다.
자외선 레이저 방식은 깊이 대 지름 비 20 대 1과 25 대 1을 기록했습니다. 여기까지는 공개된 성과가 쌓여 있습니다.
어려운 쪽은 구멍을 채우는 공정입니다. 깊고 좁은 구멍 안을 구리로 빈 곳 없이 메워야 합니다. 이 공정을 금속화라고 부릅니다.
공정 담당자들은 가운데가 잘록한 모래시계 모양 구멍을 선호합니다. 도금이 더 고르게 들어가기 때문입니다. 다만 양산 물량에서의 수율은 아직 공개된 적이 없습니다.
유리는 자를 때 깨지기도 합니다. 업계는 이 불량을 SeWaRe라고 부릅니다. 이 문제에 대응하는 방법은 세 가지입니다. 적층한 가장자리 층을 미리 걷어 내는 방법, 잘라 낸 심을 수지로 감싸는 방법, 레이저로 자르는 방법입니다.
레이저 절단은 미세 균열을 줄이기는 해도 없애지는 못합니다. 세 방법 모두 완전한 해법은 아닙니다.
디지타임스는 2026년 9월 11일 자 기사에서 이 상황을 그대로 적었습니다. AI 패키징은 유리로 옮겨 가고 있습니다. 다만 TGV 금속화는 핵심 과제로 남아 있습니다. 장비업체들은 최종 고객 인증이 끝나지 않았다고 말합니다.
인증이 오래 걸리는 이유도 여기에 있습니다. 패키지 단위 신뢰성 평가는 온도를 올렸다 내리는 시험을 수천 번 반복합니다. 이 시험만으로 몇 달이 지나갑니다.
게다가 한 항목이라도 기준을 넘지 못하면 공정을 고쳐 처음부터 다시 해야 합니다. 뒤에 나오는 일정들이 한 번에 반년씩 밀리는 것도 이 구조 때문입니다.
출처: DigiTimes, Semiconductor Engineering
공급사별 인증 일정
인증을 통과하지 못하면 어느 공급사도 제품을 넘길 수 없습니다. 아래 일정이 현재 상태입니다.
국내 업체 중에서는 SKC 자회사 앱솔릭스가 가장 앞서 있습니다. 시료는 최종 인증 단계에 들어가 있습니다. 대만에서는 패키지 단위 신뢰성 평가가 진행 중입니다. 결과는 2026년 안에 나올 수 있습니다.
앱솔릭스가 처음 잡은 양산 시점은 2024년 상반기였습니다. 그 일정이 2026년 말로 옮겨졌습니다. 미국 조지아주 코빙턴 공장은 반도체법 보조금 7,500만 달러와 연구 지원 1억 달러를 받았습니다.
이 공장의 1단계 생산 능력은 연간 1만 2,000제곱미터입니다. 면적 기준이라 장당 수량으로 바로 환산되지는 않습니다.
삼성전기는 더 밀렸습니다. 2025년 11월로 잡았던 양산 주문 시점은 이후 세 차례 미뤄졌습니다. 12월, 이듬해 3월, 다시 6월로 차례로 늦춰졌습니다.
현재 회사가 제시하는 일정은 2027년 하반기 라인 구축, 2028년 이후 양산입니다. 일부 보도는 이름을 밝히지 않은 해외 통신 칩 고객사에서 신뢰성 인증에 실패한 것을 원인으로 지목했습니다.
삼성전기는 2026년 8월 19일 이를 부인했습니다. 인증에 실패한 사실은 없고 고객사 평가가 진행 중이라는 설명이었습니다. 삼성전기는 동우화인켐과 합작사를 세워 이 사업을 하고 있습니다.
LG이노텍은 2024년에 시제품을 냈고 목표 시점은 2027~2028년입니다. TSMC는 2027년 시험 생산, 2028년 하반기 양산을 잡고 있습니다.
TSMC는 이비덴, 이노룩스와 함께 이 작업을 하고 있습니다. 자이현을 CoPoS 거점으로 쓰고 있습니다. TSMC의 최근 실적 흐름은 월 매출을 다룬 글에서 다뤘습니다.
해외 공급사는 어디까지 왔나
일본 업체들도 일정을 공개했습니다. 다이니폰인쇄는 2025년 12월부터 시험 라인을 돌리고 있고 목표는 2028회계연도입니다. 라피더스는 600×600밀리미터 패널을 검토하고 있습니다.
신코전기는 2026년 7월 22층 유리심 기판을 공개했습니다. 양면에 구리 배선을 11층씩 올린 구조입니다. 가장자리는 수지로 보강해 균열을 줄였습니다.
인텔은 참고할 사례입니다. 약 10년간 유리를 연구했습니다. 2025년 9월에는 투자를 계속한다고 확인했습니다. 2025년 초에는 유리기판 위에서 윈도우가 돌아가는 시스템을 시연했습니다.
그런데도 상용화 시점은 2023년에 약속한 것에서 2030년 무렵으로 밀렸습니다. 최근에는 직접 생산하기보다 특허를 넘기는 쪽에 무게를 두고 있습니다.
가장 최근에 움직인 곳은 중국 업체입니다. BOE는 2026년 9월 22~23일 시험 라인 인증을 끝내고 고객사에 시료를 보내기 시작했습니다.
이 시료는 칩 단위 전기 시험에 들어갑니다. 실제 CPU와 GPU를 올려 서버 안에서 돌리는 단계입니다.
BOE의 패널은 100×100밀리미터를 넘고 20층 구조입니다. 2층짜리 유리 심 양쪽에 적층 배선을 9층씩 올린 9-2-9 구성입니다. 투입 금액은 13억 8,000만 위안, 약 2억 600만 달러입니다.
BOE는 2027년 상반기에 양산 여부를 결정합니다. 계획대로라면 이르면 2028년부터 월 1만 5,000장을 만듭니다. 그래도 BOE가 1등은 아닙니다.
고객사 인증 진도로 보면 BOE는 이노룩스에 12~18개월 뒤져 있습니다. 중국 안에서는 경쟁사 CSOT를 1년 넘게 앞서 있습니다.
일정을 한 줄로 요약하면 이렇습니다. 가장 빠른 곳은 2026년 말에 인증 결과를 받습니다. 대다수는 2028년을 양산 시점으로 잡고 있습니다. 인텔은 2030년 무렵입니다.
엔비디아 유리기판이 실제 제품에 들어가려면 이 표에서 적어도 한 줄이 계획이 아니라 실적으로 바뀌어야 합니다. 2026년 9월 기준으로 그런 줄은 아직 없습니다.
출처: Tom’s Hardware, TrendForce, Tech Times
관련주 글에 빠져 있는 숫자
개인 투자자용 글에 거의 빠짐없이 등장하는 숫자가 하나 있습니다. 엔비디아가 2026년 5월 6일 발표한 코닝 투자 32억 달러입니다. 원화로 4조 원대라 눈에 잘 띕니다.
이 금액은 엔비디아가 유리기판에 투자했다는 근거로 인용됩니다. 그런데 그 계약이 아닙니다.
코닝과의 계약 대상은 랙 단위 연결에 쓰는 광섬유입니다. 칩과 칩 사이를 잇던 구리 케이블을 광섬유로 바꾸는 내용이고, 공장은 노스캐롤라이나와 텍사스에 세 곳입니다.
엔비디아는 이 계약에서 코닝 주식 1,500만 주를 주당 180달러에 살 수 있는 권리도 받았습니다. 규모는 크지만 반도체 패키지에 들어가는 기판과는 다른 제품입니다.
광 연결용 유리와 패키지 심에 쓰는 유리는 둘 다 유리이지만 시스템 안에서 놓이는 자리가 다릅니다. 둘을 같은 것으로 묶으면 일정이 실제보다 몇 해 앞당겨진 것처럼 보입니다.
과거 사례도 하나 있습니다. AMD가 2025~2026년 사이에 CPU에 유리기판을 쓸 것이라는 전망이 널리 돌았습니다. 그 일은 일어나지 않았습니다.
인텔의 사례도 같은 방향입니다. 2023년에 제시한 상용화 시점이 2030년 무렵으로 밀리는 동안 관련 전망 글은 여러 차례 다시 쓰였습니다. 기판 일정은 발표보다 늦게 움직여 왔습니다.
그래서 확인할 대상은 발표 건수가 아니라 인증 단계의 이동입니다. 시험 라인 인증, 패키지 단위 신뢰성, 양산 수율 셋 가운데 어디까지 왔는지를 보는 편이 정확합니다.
발표 소식을 따라가는 대신 확인할 만한 것이 셋 있습니다. 첫째는 앱솔릭스가 연말 안에 패키지 단위 신뢰성 결과를 내놓는지입니다.
둘째는 삼성전기가 2027년 하반기 라인 구축 일정을 지키는지입니다. 세 차례 미뤄진 뒤의 일정이라 이번에도 밀리는지가 판단 기준이 됩니다.
셋째는 어느 공급사든 양산 물량에서 빈 곳 없는 TGV 금속화 수율을 발표하는지입니다. 이 수치가 나와야 유리기판이 계획서에서 발주서로 넘어갑니다.
그 수치가 나오기 전까지 이 글에 적힌 2028년이라는 날짜는 확정된 일정이 아니라 계획입니다. 엔비디아 유리기판 관련 소식을 볼 때도 같은 기준으로 읽는 편이 안전합니다.
